制作芯片最大的瓶颈是什么「芯片制造成本瓶颈浮现，十年前价格就已停止下降」

IT之家 2 月 4 日消息，芯片行业一直遵循着摩尔定律，即每两年集成电路上的晶体管数量翻一番，成本减半。然而，这一定律似乎正在失去效力。MonolithIC 3D 公司首席执行官 Zvi Or-Bach 在 2014 年就提出，28 纳米制程以后，晶体管的单位成本已经停止下降。近日，谷歌的 Milind Shah 也证实了这一观点，他的研究表明，自 2012 年台积电量产 28 纳米平面工艺以来，1 亿门晶体管的单位成本实际上有所上升。

图源：台积电

谷歌的研究结果显示，“晶体管成本下降在 28 纳米时停滞，并且代际变化持平。”

多年来，业界对于新制程节点晶体管单位成本的递减收益一直持担忧态度。最新的芯片制造工艺，例如 7nm、5nm 和 3nm，需要更复杂昂贵的制造设备，成本动辄数亿美元。例如，一台 ASML Twinscan NXE 光刻机就需要 2 亿美元。这将尖端晶圆厂的建设成本推高至 200 亿至 300 亿美元，导致芯片生产成本居高不下。

IT之家注意到，Milind Shah 在 IEDM 行业展会上展示的图表显示，以 28 纳米为基准的 1 亿门晶体管成本实际上持平甚至有所上升，这种成本停滞使得部分芯片设计不愿采用最新制程。相反，将芯片分解成多个小芯片（chiplet）并进行集成变得更具吸引力。例如，AMD 的 Ryzen 桌面 CPU 和英特尔的 Meteor Lake 笔记本 CPU 都采用了这种方式，由 3 到 4 个采用不同制程的芯片组成。

然而，多芯片设计也存在一些挑战。首先，它们通常比单芯片设计更耗电，不适合移动设备。其次，多芯片集成是一项复杂的工程任务，虽然像 MonolithIC 3D 这样的公司提供集成服务，但其成本不菲。最后，先进封装技术本身也昂贵，而且获得封装产能的难度与先进制程不相上下。

虽然新制程不再能降低晶体管成本，但对于无法有效分解或分解难度较大的芯片设计来说，它们仍然具有重要意义。